


## ÜBUNG NR. 10

### Aufgabe 10.1

Ein Informatiker glaubt, beim Entwurf von logischen Verknüpfungsglieder auf Transistoren verzichten zu können.

Er verbindet die beiden abgebildeten Gatter zu einem Schaltnetz mit der Gleichung

$$U_a = (U_1 \vee U_2) \wedge U_3.$$




1. Zeichnen Sie das Schaltnetz.
2. In welchem der 8 möglichen Zustände funktioniert das Schaltnetz nicht und warum?
3. Nennen Sie mindestens einen Grund, warum die Verwendung von Transistoren in logischen Verknüpfungsgliedern sinnvoll ist.

### Aufgabe 10.2

1. Welche logische Schaltfunktion ist hier mit NMOS-Technik realisiert?

2. Zeichnen Sie die NMOS-Realisierung für die Schaltfunktion

$$\overline{(A \vee B)} \wedge C.$$



### Aufgabe 10.3

Was ist richtig, was ist falsch?

Falsche Antworten führen zu Punktabzug. Für Aufgabe 10.3 gibt es minimal 0 Punkte.

	richtig	falsch
1. Mit TTL-Technik kann man Schaltnetze, aber keine Speicherglieder bauen	<input type="radio"/>	<input type="radio"/>
2. Mit einem Flipflop kann man nur ein Bit speichern	<input type="radio"/>	<input type="radio"/>
3. Taktflankensteuerung ist weniger störanfällig als Taktzustandssteuerung	<input type="radio"/>	<input type="radio"/>
4. Schieberegister verwandeln bitserielle zu bitparallelen Informationen, aber nie umgekehrt	<input type="radio"/>	<input type="radio"/>
5. Beim D-Flipflop gibt es keine unzulässigen Zustände	<input type="radio"/>	<input type="radio"/>
6. Beim RS-Flipflop bleibt der Speicherinhalt erhalten, wenn $R=S=0$	<input type="radio"/>	<input type="radio"/>
7. Ein MOSFET wird durch den Gate-Source-Strom gesteuert	<input type="radio"/>	<input type="radio"/>
8. AND und OR lassen sich leichter bauen als NAND und NOR	<input type="radio"/>	<input type="radio"/>
9. Eine S-RAM-Zelle behält ihren Inhalt, solange Betriebsspannung anliegt	<input type="radio"/>	<input type="radio"/>

Abgabe: Donnerstag, den 18.01.2001